文章来源：由「百度新聞」平台非商業用途取用"https://baijiahao.baidu.com/s?id=1641718782126306463&wfr=spider&for=pc"
AMD引以為傲的Chiplet設計
目前，在Rome中，AMD采用了Core與IO分離的設計思路；在處理器最中間是集成了內存控制器、PCI-E 4.0控制器、內部互聯Infinity Fabric控制器和L3緩存的IO核心，在IO核心周圍則是數個Core模組（AMD將之稱為CCD，每8個核心和一個Infinity Fabric為一組，64核產品只需要在IO核心周圍排布8個Core模組）。這種設計思路有幾個好處：
其一，不同部分單獨制造可以有效縮減由良率問題所產生的成本。舉個例子，在相同的技術條件下，如果同一批次的晶圓會在蝕刻過程中隨機生成20個故障點，在最壞的情況下，這意味著20個die會因此報廢。在采用傳統的大核心設計中，如果一個晶圓只能切割出100個完整核心，那這20個故障點也就意味著良率最低會降至80%。但在chiplet思路中，AMD可以在相同尺寸的晶圓上構建更多的die（與芯片邊長成平方反比），如果將die的邊長縮小一半，那么一個晶圓能夠切割出的die數量則至少會提升4倍，那么同樣的20個壞點在最壞的情況下也只能讓芯片良率降低至95%。顯然，這會在極大程度上降低AMD的制造成本。
其二，由于不同功能模塊彼此之間完全獨立，所以進行升級或步進都會變得更容易，成本也更低。
第三，這種chiplet思路也允許AMD處理器在片上（on chip而非in chip）整合不同IP、不同公司、不同功能、不同工藝的芯片，從而快速制造出符合市場需求的全新處理器或SOC。
關鍵字標籤：基板切割機推薦
文章来源：由「百度新聞」平台非商業用途取用"https://baijiahao.baidu.com/s?id=1641718782126306463&wfr=spider&for=pc"
AMD引以為傲的Chiplet設計
目前，在Rome中，AMD采用了Core與IO分離的設計思路；在處理器最中間是集成了內存控制器、PCI-E 4.0控制器、內部互聯Infinity Fabric控制器和L3緩存的IO核心，在IO核心周圍則是數個Core模組（AMD將之稱為CCD，每8個核心和一個Infinity Fabric為一組，64核產品只需要在IO核心周圍排布8個Core模組）。這種設計思路有幾個好處：
其一，不同部分單獨制造可以有效縮減由良率問題所產生的成本。舉個例子，在相同的技術條件下，如果同一批次的晶圓會在蝕刻過程中隨機生成20個故障點，在最壞的情況下，這意味著20個die會因此報廢。在采用傳統的大核心設計中，如果一個晶圓只能切割出100個完整核心，那這20個故障點也就意味著良率最低會降至80%。但在chiplet思路中，AMD可以在相同尺寸的晶圓上構建更多的die（與芯片邊長成平方反比），如果將die的邊長縮小一半，那么一個晶圓能夠切割出的die數量則至少會提升4倍，那么同樣的20個壞點在最壞的情況下也只能讓芯片良率降低至95%。顯然，這會在極大程度上降低AMD的制造成本。
其二，由于不同功能模塊彼此之間完全獨立，所以進行升級或步進都會變得更容易，成本也更低。
第三，這種chiplet思路也允許AMD處理器在片上（on chip而非in chip）整合不同IP、不同公司、不同功能、不同工藝的芯片，從而快速制造出符合市場需求的全新處理器或SOC。
關鍵字標籤：基板切割機推薦